

KOREAN PATENT ABSTRACTS(KR)

Document Code:A

(11) Publication No.1020020052644

(43) Publication. Date. 20020704

(21) Application No.1020000082055

(22) Application Date. 20001226

(51) IPC Code:

H01L 21/20

(71) Applicant:

SAMSUNG ELECTRONICS CO., LTD.

(72) Inventor:

KIM, DONG CHAN

KIM, YEONG GWAN

LEE, SEUNG HWAN

PARK, YEONG UK

(30) Priority:

(54) Title of Invention

MULTI-LAYER FABRICATING APPARATUS INCLUDING MULTI-CHAMBER

Representative drawing

130

(57) Abstract:

PURPOSE: A multi-layer fabricating apparatus including a multi-chamber is provided to form an SiN layer and an SiO2 layer without vacuum break by using the multi-chamber.

CONSTITUTION: A wafer is loaded on the first chamber (130) through a loading portion(110) and a carrier chamber(100). The first chamber (130) is connected to one side of the carrier chamber (100) in order to perform a depositing process of an SiN layer. The wafer is heated to 450 degrees centigrade within the first chamber (130). The SiN layer is grown on the wafer within the first chamber (130). The wafer including the SiN layer is transferred to the second chamber(140). The wafer is loaded on the second chamber (140). The second chamber(140) is connected to the other side of the carrier chamber (100) in order to perform the depositing process of an SiO2 layer. The wafer is heated to 350 degrees centigrade within the second chamber

(140). The SiO2 layer is grown on the wafer within the second chamber(140).

© KIPO 2003

if display of image is failed, press (F5)

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷ H01L_21/20	(11) 공개번호 특2002-0052644 (43) 공개일자 2002년07월04일
(21) 출원번호 (22) 출원일자	10-2000-0082055 2000년 12월26일
(71) 출원인	삼성전자 주식회사
(72) 발명자	경기 수원시 팔달구 매탄3동 416 김영관
	경기도수원시팔달구영통동965-2신나무실신원아파트645동803호
	김동찬
	서울특별시동작구본동신동아아파트3동901호
	이승환
	서울특별시영등포구여의도동은하아파트B동1207호
	박영욱
(74) 대리인	경기도수원시장안구정자1동백설마을성지아파트541동706호 이영필, 정상빈, 이래호
<u>심사청구 : 없음</u>	

(54) 멀티 챔버로 구성된 다층 박막 형성 장치

요약

진공의 단절 (vacuum break)없이 다층 박막을 형성할 수 있는 멀티 챔버로 구성된 다층 박막 형성 장치에 관한 것이다. SiO_2 박막과 SiN 박막을 형성하는 챔버들과 진공을 유지하는 반송 챔버를 연결한 시스템을 구성하여 진공의 단절없이 증착 공정을 진행한다.

대표도

도1

명세서

도면의 간단한 설명

도 1은 본 발명의 멀티 챔버로 구성된 다층 박막 형성 장치를 설명하기 위한 도면이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 반도체 소자의 형성 장치에 관한 것으로, 특히 진공의 단절 (vacuum break)없이 다총 박막을 형성할 수 있는 멀티 챔버로 구성된 다총 박막 형성 장치에 관한 것이다.

반도체 소자가 고집적화 됨에 따라 우수한 단차 도포성(Step Coverage)을 갖는 박막의 형성이 요구되고 있다. 고단차 3차원 구조의 필드 영역(Field region)형성용 트렌치, SAC(Self Align Contact)을 이용한 게이트 사이의 콘택홀 및 SAC(Self Align Contact)을 이용한 비트라인(Beat Line)간 콘택홀을 절연물로 매립할 때의 총간 결손(damage) 방지, 버블(Bubble) 방지 또는 게이트 스페이서(Gate spacer)와 비트라인 스페이서(Bit Line spacer)의 보호 기능을 위해 상기의 트렌치 내벽, 콘택홀 내벽, 게이트 스페이서 또는 비트라인 스페이서 상면에 SiO₂ 와 SiN의 다총 박막이 형성된다.

필드 영역 형성시 소자 분리용 트렌치(Shallow Trench Isolation:STI)내에 먼저, 라이너(Liner)로 SiN박 막을 형성하고, 이후 공정에서의 플라즈마에 의한 총간 결손을 방지하기 위해 SiO₂ 박막을 형성한 후, 고 밀도 플라즈마(High Density Plasma:HDP) 화학 기상 증착(Chemical Vapor Deposition:CVD)방법에 의해 SiO₂로 트렌치를 채운다.

SiO₂ 와 SiN의 다층 박막 형성은 주로 복수 개의 웨이퍼를 로에 넣고 저압 화학 기상 증착(Low Pressur Chemical Vapor Deposition :LPCVD)방법을 진행하는 공정으로 이루어져왔다. 그러나, 고온에서 진행하는 LPCVD에 의한 방법은 열적부담이 커서 소자의 신뢰성이 떨어지고 다른 로에서 진행되는 SiO₂ 와 SiN의 박막 형성은 진공의 단절로 인해 막 사이에 오염가능성을 배제할 수 없다. 또한 고밀도 플라즈마 화학 기상 증착 방법에 의해 트렌치를 채울 경우, 패턴간 간격이 넓은 트렌치를 채우는 과정에서 보이드(Void)가 형성된다.

발명이 이루고자하는 기술적 과제

따라서, 본 발명이 이루고자 하는 기술적 과제는 열적부담을 줄이고 다수 개의 챔버가 연결되어 진공의 단절 없이 연속적으로 단차 도포성이 우수한 SiO₂ 와 SiN의 박막을 형성할 수 있는 박막 형성 장치를 제 공하는 것이다.

발명의 구성 및 작용

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막 형성 장치는 진공을 유지하는 반송 챔버, 반송 챔버의 일측에 연결되어 SiO₂ 박막의 증착을 진공중에서 실시케하는 제1 챔버 및 반송 챔버의 타측에 연결되어 SiN 박막의 증착을 진공중에서 실시케하는 제2 챔버를 포함한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 본 발명의 개시가 완전해지도록 하며, 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면 상에서 동일한 부호로 표 시된 요소는 동일한 구성 요소를 의미한다. 또한, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있 고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다.

이하 도 1을 참조하여 반도체 소자의 활성 영역 형성시 본 발명의 다층 박막 형성 장치를 이용해서 원자적층 방식으로 SiN과 Si 0_2 박막을 형성하는 공정을 상세히 설명한다.

도 1에서, 본 발명에 따른 다층 박막 형성 장치는 반송 챔버(100), 로딩부(110), 언로딩부(120), 제1 챔 버(130) 및 제2 챔버(140)로 구성된다. 반송 챔버(100), 제1 챔버(130) 및 제2 챔버(140)는 각각 진공 상태를 유지한다. 제1 챔버(130)와 제2 챔버(140)에서는 단차 도포성이 우수한 원자층 적층 방식을 이용하여 SiN과 SiO₂ 의 증착을 실시한다.

SiN의 증착은 450℃, 1Torr의 압력을 유지하고 소스 가스로는 SiCl₄와 NH₃를 이용하여 제1 챔버(130)에서 공정을 진행하였다. 웨이퍼를 로딩부(110), 반송 챔버(100)를 통해 제1 챔버(130)에로딩시키고 1분간 웨이퍼의 온도가 450℃가 되도록 기다린 후, SiCl₄가들어있는 버블러(Bubbler)로 아르곤(Ar) 수송 가스 450sccm을 0.2초간 흘려주고 다시 아르곤 수송 가스 450sccm을 1초간 흘려주어 웨이퍼 표면에 흡착되어 있는 SiCl₄를 떨어낸다. 다음, NH₃가 들어있는 버블러로 아르곤 수송 가스 450sccm을 1초간 흡려주고 다시 아르곤 수송 가스 450sccm을 2초간 흡려주어 웨이퍼 표면에 흡착되어 있는 NH₃를 떨어내고 SiCl₄와 NH₃의 반응에 의한 부산물로 생성된 HCl과 NH₄Cl을 제거한다.

상기의 공정을 반복한다. 1회의 공정당 약 2.4Å의 SiN 박막이 성장되었다.

SiN 박막이 증착된 웨이퍼를 반송 챔버(100)로 이동시켜 제2 챔버(140)에 로딩시킨다. 1분간 웨이퍼의 온도가 350℃가 되도록 기다린 후, SiCl₄가 들어있는 버블러(Bubbler)로 아르곤(Ar) 수송 가스 450sccm을 0.2초간 흘려주고 다시 아르곤 수송 가스 450sccm을 1초간 흘려주어 웨이퍼 표면에 흡착되어 있는 SiCl₄를 떨어낸다. 다음, H₂O가 들어있는 버블러로 아르곤 수송 가스 450sccm을 0.2초간 흘려주고 다시 아르곤 수송 가스 450sccm을 2초간 흘려주고 다시 아르곤 수송 가스 450sccm을 2초간 흘려주어 웨이퍼 표면에 흡착되어 있는 H₂O를 떨어내고 SiCl₄와 H₂O의 반응에 의한 부산물로 생성된 HCl을 제거한다.

상기의 공정을 반복한다. 1회의 공정당 약 1Å의 SiO₂ 박막이 성장되었다.

상기와 같이 원자 적총 방식에 의해 증착된 SiN과 SiO₂ 박막은 단차 도포성이 100± 2%로 우수하였다.

상기의 공정에서 SiO_2 박막 형성의 소스 가스로 Si-알킬(alkyl)계 가스, Si-알리드(halide)계 가스 및 Si-아미드(amide)계 가스중의 어느 하나와 H_2O , H_2O_2 , O_3 , 플라즈마 O_2 , N_2O 및 플라즈마 N_2O 중의 어느 하나를 사용할 수 있다. 또한, SiN 박막 형성의 소스 가스로 Si-알킬(alkyl)계 가스, Si-할리드(halide)계 가스 및 Si-아미드(amide)계 가스중의 어느 하나와 NH_3 플라즈마 NH_3 중의 어느 하나를 사용할 수 있다.

도 1에는 각각 원자층 적층 방식에 의해 SiO₂ 박막과 상기 SiN 박막을 형성하는 제1 챔버(130)와 제2 챔 버(140)가 한개씩만 도시되어 있지만, 증착 속도를 고려하여 원자 적층 방식에 의한 공정을 진행하는 챔버를 더 구비하거나 화학 기상 증착 방식에 의해 SiO₂ 박막과 상기 SiN 박막을 형성하는 챔버를 더 구 비하여 웨이퍼의 처리량을 증가시킬 수 있다.

상기의 실시예는 반도체 소자의 확성 영역간 트렌치를 채울때, SiN과 SiO₂ 박막의 형성 공정만을 설명하였지만, SAC(Self Align Contact)을 이용한 게이트 사이의 콘택홈 및 SAC(Self Align Contact)을 이용한 비트라인 (Bit Line)간 콘택홈을절연물질로 매립할 때 또는 게이트 스페이서(Gate spacer)와 BL 스페이서(Beat Line spacer)의 형성시 SiN과 SiO₂ 박막의 형성 공정에도 적용된다. 저온 공정을 갖는 원자층적층 방식에 의한 SiN과 SiO₂ 박막의 형성은 종래의 LPCVD 방식과 비교하여 열적 부담을 줄이고, 또한 단차 도포성이 우수하여 SAC(Self Align Contact)을 이용한 게이트 사이의 콘택홈 및 SAC(Self Align

Contact)을 이용한 비트라인 (Bit Line)간 콘택흡을 절연물질로 채울때 보이드가 없는 특성을 확보할 수 있다. 한편, 수소 불순물 함량이 적어 게이트 스페이서(Gate spacer)와 BL 스페이서(Beat Line spacer) 의 형성 시 안정된 식각 선택비와 스페이서 두께의 저하 및 부하 캐패시턴스(Loading Capacitance)의 감소 효과를 얻는다.

본 발명에서는 모두 진공 상태를 유지하는 반송 챔버(100), 제1 챔버(130) 및 제2 챔버(140)로 구성된 시스템에서 진공의 단절 없이 상기와 같은 공정을 진행함으로써 박막 사이의 유기물 오염 가능성을 배제 할 수 있다. 또한, 장비간 이동경로가 작아지고, 공정 진행 시간이 작아져 공정 단가의 감소 효과를 볼 수 있다.

발명의 효과

상술한 바와 같이 본 발명의 다층 박막 형성 장치는 SiO₂ 박막과 SiN 박막을 형성하는 챔버들과 진공을 유지하는 반송 챔버를 연결한 시스템을 구성하여 진공의 단절없이 공정을 진행하여 박막 사이의 오염 가 능성을 배제할 수 있다.

또한, 장치간의 이동 경로가 줄고 공정 진행 시간이 작아져 공정 단가의 감소 효과를 얻을 수 있다.

(57) 청구의 범위

청구랑 1

진공을 유지하는 반송 챔버;

상기 반송 챔버의 일측에 연결되어 SiO₂ 박막의 증착 공정을 진공중에서 실시케하는 제1 챔버; 및

상기 반송 챔버의 타측에 연결되고 SiN 박막의 증착 공정을 진공중에서 실시케하는 제2 챔버를 포함하는 다층 박막 형성 장치.

청구항 2

제 1항에 있어서, 상기 제1 챔버와 상기 제2 챔버를 2개 이상 구비하는 다층 박막 형성 장치.

청구항 3

제1 항 또는 제2 항에 있어서, 상기 SiO_2 박막 또는 상기 SiN 박막의 증착이 원자층 적총 방식으로 행해 지는 다층 박막 형성 장치.

청구항 4

제1 항 또는 제2 항에 있어서, 상기 SiO_2 박막 또는 상기 SiN 박막의 증착이 화학 기상 증착 방식으로 행해지는 다총 박막 형성 장치.

청구항 5

제2 항에 있어서, 상기 SiO₂ 박막 또는 상기 SiN 박막의 증착이 원자층 적층 방식과 화학 기상 증착 방식으로 행해지는 다층 박막 형성 장치.

청구항 6

제1 항에 있어서, 상기 SiO_2 박막과 상기 상기 SiN 박막의 두께가 각각 $\mathrm{500\,\AA}$ 이하로 증착이 행해지는 다층 박막 형성 장치.

청구항 7

제3 항에 있어서, 상기 SiO_2 박막 형성의 소스 가스로 Si-알킬(alkyl)계 가스, Si-할리드(halide)계 가스 및 Si-아미드(amide)계 가스로 구성된 군에서 선택된 하나와 H_2O , H_2O_2 , O_3 , 플라즈마 O_2 , N_2O 및 플라즈 마 N_2O 로 구성된 군에서 선택된 하나를 사용하는 다층 박막 형성 장치.

청구항 8

제3 항에 있어서, 상기 SiN 박막 형성의 소스 가스로 Si-알킬(alkyl)계 가스, Si-할리드(halide)계 가스 및 Si-아미드(amide)계 가스로 구성된 군에서 선택된 하나와 NH₃ 또는 플라즈마 NH₃를 사용하는 다총 박막 형성 장치.

도면

140

- 120

